EPAB

CLIPPEDIMAGE= WO009631038A1 WO009631038A1 DOCUMENT-IDENTIFIER: WO 9631038 A1 TITLE: DATA TRANSMITTING METHOD AND TRANSMISSION/RECEPTION CIRCUIT USED THEREFOR, AND SIGNAL PROCESSOR PUBN-DATE: October 3, 1996 INVENTOR-INFORMATION: NAME COUNTRY SEKIGUCHI, TOMONORI JP NAKAGOME, YOSHINOBU JΡ SAKATA, TAKESHI JP KAWAHARA, TAKAYUKI JΡ KIMURA, KATSUTAKA JΡ ASSIGNEE-INFORMATION: NAME COUNTRY HITACHI LTD JΡ SEKIGUCHI TOMONORI JΡ NAKAGOME YOSHINOBU JΡ SAKATA TAKESHI JΡ KAWAHARA TAKAYUKI JΡ KIMURA KATSUTAKA JΡ APPL-NO: JP09600746 APPL-DATE: March 22, 1996 PRIORITY-DATA: JP06544295A (March 24, 1995) INT-CL (IPC): H04L025/49; H04L012/40; G06F003/00 ABSTRACT: The purpose of this invention is to realize high-speed data transmission by reducing the waveform distortion which occurs when binary digital data signals are transmitted through a transmission line. A sinusoidal reference clock signal (Ck1) is transmitted together with data signal (D1) synchronously modulated in amplitude. The modulated signals are received and demodulated according to the received clock signal to obtain the original data (Dr2). In the synchronous amplitude modulation, a sine wave (Vddq) having the same period and phase as those of the reference clock signal (Ck1) is modulated to have an amplitude larger or smaller than that of the signal (Ck1) depending upon the information (1,0) of the digital data. This data transmitting method can be used for data transmission between the microprocessor and storage device of a computer.

PCT

国際事務局



特許協力条約に基づいて公開された国際出願

(51) 国際特許分類6

H04L 25/49, 12/40, G06F 3/00

(11) 国際公開番号

WO 96/31038

(43) 国際公開日

1996年10月3日(03.10.96)

(21) 国際出籍委員 (22) 国際出版日

PCT/JP96/00746

A1

1996年3月22日(22.03.96)

(30) 優先権データ

特顧平7/65442

1995年3月24日(24.03.95)

特顯平7/99201

1995年4月25日(25.04.95)

JP JP

(71) 出願人(米国を除くすべての指定国について)

株式会社 日立製作所(HITACHI, LTD.)[JP/JP]

〒101 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出職人(米国についてのみ)

関口知紀(SEKIGUCHI, Tomonori)[JP/JP]

〒185 東京都国分寺市西恋ヶ龍4-14-6

日立第四協心寮 Tokyo, (JP)

中込機延(NAKAGOME, Yoshinobu)[JP/JP]

〒205 東京都羽村市川崎4-2-1 Tokyo, (JP)

阪田 健(SAKATA, Takeshi)[JP/JP]

〒187 東京都小平市小川西町4-7-11-401 Tokyo, (JP)

何原尊之(KAWAHARA, Takayuki)[JP/JP]

〒207 東京都東大和市向原1-10-20 Tokyo, (JP)

木村勝高(KIMURA, Katsutaka)[JP/JP]

〒196 東京都昭島市昭和町1-5-18 Tokyo, (JP)

(74) 代理人

弁理士 薄田利幸(USUDA, Toshiyuki)

〒185 東京都国分寺市本町四丁目3番16号

サンクレストビル4階 Tokyo, (JP)

(81) 指定国

CN, IP, KR, US, 欧州特許(AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

新什么阴書類


国際調査報告書

DATA TRANSMITTING METHOD AND TRANSMISSION/RECEPTION CIRCUIT USED THERE-(54) Title :

(54) 発明の名称 データ伝送方法、それに使用する送、受信回路装置及び信号処理装置

(57) Abstract

The purpose of this invention is to realize high-speed data transmission by reducing the waveform distortion which occurs when binary digital data signals are transmitted through a transmission line. A sinusoidal reference clock signal (Ck1) is transmitted together with data signal (D1) synchronously modulated in amplitude. The modulated signals are received and demodulated according to the received clock signal to obtain the original data (Dr2). In the synchronous amplitude modulation, a modulation. sine wave (Vddq) having the same period and phase as those of the reference clock signal (Ck1) is modulated to have an amplitude larger or smaller than that of the signal (Ck1) depending upon the information (1,0) f the digital data. This data transmitting method can be used for data transmission between the microprocessor and storage device of a computer.



(57) 要約

2値のディジタルデータ信号を伝送線路で伝送する 時に生じる波形歪みを少なくし、高速データ伝送を可 能にする。

正弦波の基準クロック信号(Ckl)と同期振幅変調した変調データ信号(Dl)を同時に送信し、受信側では、受信した基準クロック信号を使用して変調データ信号からディジタルデータ信号(Dr2)をである。上記同期振幅変調は基準クロック信号の開期、位相の正弦(Vddq)の振幅をディの構成(l、0)によって、いかの振幅をしたせる。

コンピュータのマイクロプロセッザと記憶装置間 のデータ伝送等に実施される。

情報としての用途のみ PCTに基づいて公開される国寮出版をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

PCTに基づいて公開される国際出版をパンフレット第一員にPUI/AMMETALA
ドルフル アート トラント アート ター・ マグイグカキトト・ファイ アーゼス アーガン アー アンカー アンカー アンカー アーガー アーガー アーガー アーガー アーガー アーガー アーガー アー

- 1 -

明細書

〔発明の名称〕

データ伝送方法、それに使用する送、受信回路装置 及び信号処理装置

〔技術分野〕

本発明は、データ伝送方法、それに使用する送、受信回路装置及び信号処理装置、更に詳しくいえば、CPU(Central Processing Unit、中央処理装置)やメインメモリ等の回路装置をバス等の伝送線路で接続した信号処理装置における、回路装置の入出力回路部の構成及び信号伝送部の構成に関する。

〔背景技術〕

近年、大規模集積回路(以下,LSIと略称)の技術の進歩により、マイクロプロセッサ(MPU)の動作周波数は100MHzを越えるものが実現されている。メモリにおいても100MHz以上で動作するシンクロナス・ランダム・アクセス・メモリ(DRAM)が報告されている。

しかし、回路装置のLSIチップレベルでは高速化ができても、LSIを使用するワークステーションやパーソナルコンピュータ等の信号処理装置においては、

LSIを実装するボードレベルで、LSIチップレベルの速度に高速化することは、以下の理由で困難である。

上述のような信号処理装置の回路装置を構成するLSIチップ間の信号伝送は、ノン・リターン、ゼロ(NRZ)符号によるパルス信号が用いられている。このパルス信号に含まれる高調波成分の波長がボード上の配線と同程度に短くなると、上記配線が分布定数線路として振る舞い、信号は配線端や分岐、LSIパッケージの寄生インダクタンスや寄生キャパシタンスのために顕著な反射を起こし、パルス波形にリンギング等の波形歪みが生じる。この波形歪みが高速化の困難な原因となる。

例えば、図17(a)に示すようなボード170上のLSIチップ172と173の間で信号を伝送する場合、その等価回路は(b)のように表せる。LSI172は本来の機能回路である内部回路178、内部回路の出力を伝送線路171に適した信号に変換する出力回路176をもち、LSI173は伝送線路からの受信信号を内部回路179の処理に適した信号に変換する入力回路177をもつ。

また、LSIと伝送線路の間にはパッケージのリードフレームやポンディングワイヤ等が存在し、これらは寄生容量C及び寄生インダクタンスLの寄生素子 1

74、175を有する。ここでは入出力端子が独立な 場合を示したが、入出力共通の場合、端子の寄生容量 が更に大きくなるため、波形の乱れは一層大きくなる。 パルス伝送において、従来用いられている送信(出 力) 回路を図18に示す。送信回路180は出力段1 8 1、 p M O S トランジスタ及び n M O S トランジス タからなる駆動回路182、183及び出力制御回路 184をもつ。図中のIV11からIV15まではイ ンパータ回路を示し、NAND2はNAND回路、N ORはNOR回路を示しす。出力制御回路184は信 号 Doeが低レベルのときに、入力信号 Inの値によ らず出力Outをハイインピーダンス状態にする。信 号 D o e が高レベルのときは入力信号 I n と同じ信号 が出力される。一般に、入力信号Inを発生する前段 の内部回路178のトランジスタのサイズは小さく、 出力段181のトランジスタのサイズが大きいため、 駆動回路として徐々にトランジスタのサイズを大きく したインパータ列を用いる。

図18の送信回路を用いた際の伝送波形のシミュレーション結果の波形図を図19に示す。このシミュレーションでは、次の条件を用た。電源電圧は、Vddが1.5V、Vssが0Vである。伝送線路は特性インピーダンスを50Ωとし、長さを2cmとした。終端は、電圧Vttを0.75V、抵抗Rttを50Ω、

パッケージのインダクタンスLは10 n H 、容量 C は 5 p F とした。出力回路の出力抵抗は22Ω程度とし、25Ωの負荷に対してプラスマイナス0.4 V の振幅を得ている。

また、多重反射による波形の乱れは、一つの送信回路に複数の受信回路がパスを介して伝送する場合に、より顕著になる。ワークステーションやパーソナルコンピュータ等において、メモリLSIは、図20(a)に示すモジュール構成にして用いられることが多い。すなわち、マザーボード200上にDRAMのメモリモジュール202を複数個配置したメインメモリ201及び、複数のSRAM204からなるキャッシュ2

次に、図20のLSI204の送信回路208として、図18の回路180を用いてパルス伝送を行なった場合のシミュレーション結果の受信波形を図21に示す。LSI208から周期10nsの矩形波を21に元す。LSI208の送信端、LSI201-1、201-4及び201-7の受信端での波形をそれぞれ1031、IO32、IO34及びIO37でに示す。受信波形に大きなリンギングが生じている。リンギグ波形の最小点の電圧Vttに対するマージンはわず

か 0 . 0 9 Vである。これは片側の振幅 0 . 4 Vの 2 2 %である。これは、バスの途中に接続されている L S I の寄生成分やバスの分岐で多重反射が生ずるためである。

また、高速データ伝送の問題として、電源ノイズの増加の問題がある。LSI間のNRZ符号によるデータ伝送では、データの遷移時に出力端子の電圧が急激に変化するため、出力回路は短時間で伝送線路の負荷容量をを充電する必要がある。このため電源に流れる電流の単位時間あたりの変化が大きくなり、これがLSIの電源ピンの寄生インダクタンスでリンギング等のノイズとなる。

増加するため、データをラッチする際のタイミングマージンが減少する。なお、224-1…224-8は送信用ラッチ、225-1…225-8は受信用ラッチ、226-1…226-8はCMOSインバータ型の送信回路、227-1…227-8はCMOSインパータ型の受信回路を示す。

この問題を解決するため、一つの解決手段として図 23に示すランパスインターフェースを用いる技術が 知られている。ランパスインターフェースについては 公表特許広報平5-507374号に詳しく述べられ ている。233-1、…233-8はLSI、234 - 1 … 2 3 4 - 8 は送信用ラッチ、2 3 5 - 1 … 2 3 5-8は受信用ラッチ、236-1…235-8はN MOSオープン・ドレーン型の送信回路、237-1 … 2 3 7 - 8 は 差動型の受信回路、 2 3 8 は クロック 源を示す。このインターフェースではクロック線23 2 を折り返して分配し、片方を送信用クロックとし、 他方を受信用クロックとして用いる。また、データ伝 送はマスタ233-1と、複数のスレープ233-2 … 2 3 3 - 8 との間で行われ、スレープ間でのデータ 伝送は行われない。スレープ233-8からマスタ2 33-1ヘデータを伝送する際には、スレープ233 - 8 は送信用クロックに同期してデータを送信し、マ ス タ 2 3 3 - 1 は 受 信 用 ク ロ ッ ク に 同 期 し て デ ー タ を

受け取り、データとクロックが左方向に伝送されることになる。逆に、マスタ233-1からスレーブスレーブ233-8ヘデータを伝送する際には、データとクロックは右方向に伝送される。従って、常にクロックとデータが同方向に伝送されるため、スキューが低減される。しかしこの解決手段ではクロック端子が増加する問題がある。

また、このインターフェースでは高速データ伝送を実現するため、データ用伝送線路を終端し、送信回路にオープンドレーンを用いたアクティブ・ロー型の小振幅インターフェースを用いている。このため、信号のルはプルダウン用のnMOS(233-1…233-8)の素子特性のばらつきや変化の影響を受ける電圧である。この影響を抑制するために、低レベルの駆動力を制御しているが、制御回路が複雑化し、チッカを制御大する問題がある。

〔発明の開示〕

本発明の主な目的は、信号処理装置を構成する回路 装置間のデータ伝送を高速かつ高精度で行うことがで きるデータ伝送方法及びその方法を実施する送、受信 回路装置を提供することである。特に、ワークステー ションやパーソナルコンピュータ等の信号処理装置の 回路装置を構成するLSI間のデータ伝送において、 データの伝送波形に含まれる高調波成分の割合を抑制 し、伝送波形の乱れが生じにくい信号に変換して伝送 するデータ伝送方法及びそれに使用する送信回路、受 信回路装置を提供することである。

本発明の第2の目的は、電源電流の単位時間当りの変化を低偏した低減し、ノイズの少ないデータ伝送を行う送信回路及び受信回路をもつ回路装置を提供することである。

本発明の第3の目的は、高速データ伝送で問題となるクロック信号とデータ信号との間のスキューを低減する送信回路及び受信回路をもつ回路装置を提供するることである。

本発明の第4の目的は、小振幅インタフェースにおける出力レベルに対するマージンの大きな伝送ができる送信回路及び受信回路をもつ回路装置を提供するることである。

本発明の第5の目的は、データ伝送速度が異なる複数データを処理するの回路装置の入出力信号の伝送を 一系統の伝送線路で効率的に行うことができる信号処理装置を提供することである。

上記目的を達成するため、本発明のデータ伝送方法は、送信部で一ないし複数の伝送すべきデジタルデータ (以下単にデータと略称)信号の信号レベルを一定

周期の基準クロック信号のレベルと比較し、上記データ信号を上記基準クロック信と同一周期をもち、振幅が上記が一タ信号の情報によって上記基準クロック信号の振幅に比較し多きか小さいを表す信号(以下変調データ信号を伝送線路で受信部に伝送する。以下、上記データ信号の変換を同期振幅変調と略称する。

受信部では、上記伝送線路から受信した上記変調データ及び上記基準クロックの振幅の差を検出し、もとの 2 値のデータ信号に復調する。

また、本発明による受信回路装置は上記変調データ

及び基準クロックを受信する受信端子と、上記受信端子からの上記変調データ及び基準クロックの振幅の大小を比較し大小を判別する比較器(検出器)と、上記比較器の出力を元のデジタルデータ信号に変換する復調器とをもつ受信回路を設ける。

更に、本発明による信号処理装置は、上記受信回路装置、送信回路装置複数個を伝送線路介して接続して構成される。なお、上記受信回路装置、送信回路装置には上記送信回路及び受信回路を兼ね備える場合も含む。

のも含む。送信、受信回路装置は、特に限定されないが、LSIで構成される回路素子、例えば、メモリ、マイクロプロセッサ、制御回路等を含む。

本発明のデータ伝送方法及び送、受信回路装置によれば、伝送されるデータ信号の波形が高調波の少対した波形になるので、送信波形に対した波形になるので、送信波形の分岐や寄生素子等で多重反射が起る矩形の乱れが少なく、電源電流のでは、地が小さく、電源ピンの寄生インダクタンと、で、電源といいの発生が低減される。これらの理由でお発生ができた、受信回路装置を用いるにより、特に高速データ伝送が可能になる。

本発明の上記及び他の目的、構成及び特徴は、以下の図面と関連する実施の形態の説明によって更に明らかになるであろう。

〔図面の簡単な説明〕

図1 (a) 及び(b) は、それぞれ本発明によるデータ伝送方法の一実施例を実施する送、受信装置の構成及びその動作原理説明ための波形図である。

図2は、図1の送信回路装置の回路図である。

図3(a)及び(b)は、それぞれ上記実施例に使用する正弦波クロックの発生手段の構成を示すブロッ

ク図及びその動作説明のための波形図である。

図4は、図1の受信回路の回路図である。

図 5 は、本発明による送、受信回路装置の一実施例の動作を示すタイミングチャートである。

図6は、本発明による送、受信回路装置の効果説明のための伝送回路モデルを示すブロック図である。

図7は、図6の回路モデルによるシュミレーション 結果を示す1対1伝送の送受信波形を示す図である。

図8は、本発明による送、受信回路装置の効果説明のための伝送回路モデルを示すプロック図である。

図9は、図8の回路モデルによるシュミレーション 結果を示す1対多伝送の送受信波形を示す図である。

図10(a)及び(b)は、それぞれ本発明による 送信回路装置の他の実施例の回路図及びその説明のた めの真理値表である。

図11は、本発明によるデータ伝送方法の他の実施例を説明するための伝送システムを示すブロック図である。

図12は、本発明による信号処理装置の一実施例であるコンピュータの構成を示すブロック図である。

図13は、本発明による信号処理装置の他の実施例 であるコンピュータの構成を示すブロック図である。

図14は、図13の信号処理装置に使用される信号の波形図及び信号の周波数領域を示す図である。

図15は、図13の信号処理装置に使用されるフィルタの回路図である。

図16は、図13の信号処理装置の動作説明のための波形図である。

図 1 7 は、従来のパルスデータ伝送装置の構成を示すプロック図である。

図18は、従来のパルスデータ伝送装置における送信回路の回路図である。

図19は、従来パルスデータ伝送装置による送、受信波形を示す波形図である。

図20(a)及び(b)は、それぞれ一般的な信号処理装置のメインメモリとパス配線のモデルを示す斜視図及びその等価回路図である。

図21は、従来パルスデータ伝送装置による送受信 波形を示す波形図である。

図22は、従来のデータ伝送装置の構成を示すプロック図である。

図23は、他の従来のデータ伝送装置の構成を示すブロック図である。

[発明を実施するための最良の形態]

以下に、本発明の実施例につき図面を参照して具体的に説明する。

<実施例1>

図1(a)及び(b)は、それぞれ本発明によるデ

一タ伝送方法を実施する送、受信回路装置の一実施例 の構成及び動作原理説明ための波形図である。

本実施例は、LSIで構成された送信回路装置1から複数のLSIで構成された受信回路装置に2-1…2-8に同期振幅変調された変調データD1及び3-2を削りて伝送する。複数のではは回路装置2-1では、送信回路装置2-1では、送信回路装置2-1では、は日本ので、送信回路装置2-1間のデータ伝送(1対1に本のとは明する。図では、路3-1は一本の送線路3-1は一本の送線路3-1ない。また、負荷を略等している。

受けるために、基準クロックCklと変調データDlの相対的な大小関係は影響受けることなく変調データの伝送ができる。

送信回路装置1は、送信回路9をもつ。送信回路9は伝送線路3−3、3−4を介して、それぞれ正弦波のクロック V d d q 及びパルス波のクロック C k t とで変 で が が の の 伝送 で で の な で の な で で を の の 伝送 で で の な で で の な で の な で の な で の な で の な で の な で の な で の な で の な で の な で い な の か 作 タ イ ミング 和 の の か 作 タ イ ミング 和 の の か 作 タ イ ミング 相 が 略 の か 作 タ レ ロック C k t と 位 相 が 略 っ の い る。

図 1 (b)を参照して送信回路 9 の動作、すなわち 同期振幅変調の原理について説明する。

クロック送信端子5にクロックVddqが固定抵抗 10(抵抗値Rcl)を介して加えられる。従って、 クロックCklは正弦波のクロックの電圧Vddqを 終端抵抗の並列接続抵抗Rtt/2と固定抵抗ll (抵抗値Rcl)で分割した正弦波の信号である。こ の信号を基準クロックCtlとする。

一方、データ送信端子 7 にはクロック V d d q が可変抵抗 1 0 (抵抗値 R d 1) を介して加えられる。従

って、データ送信端子7の信号D1はクロックVdd qの電圧をRtt/2と抵抗10(抵抗値Rd1)で 分割した正弦波の信号である。可変抵抗10の抵抗値 Rdlは、内部回路の出力であるデータDtlに従っ て制御回路12によって可変される。特に、正弦波の データD1の振幅を基準クロックCktの振幅に比較 して大小の変化させることができる。このように、デ ータD t 1 の情報、すなわち、"1"、"0"の2値 に応じて振幅を基準クロックの振幅に比較して大小に 変調することを、同期振幅変調と定義する。図1(b) では、データDt1の情報が"0、1、1、0"であ る例を示している。送信回路9から送出される変調デ ータD1は、基準クロックCk1と等しい周期、位相 をもつが、その振幅が伝送すべきデータの内容によっ て、半サイクルごとに基準クロックCklの振幅より 小さく又は大きくなるように変化する。

受信回路装置 2 - 1 は、受信回路 1 3 - 2 をもつ。 受信回路 1 3 - 2 は、伝送線路 3 - 1 及び 3 - 2 を介 して、それぞれ端子 8 及び 6 から同期 振幅変調 された 変調 データ D 2 及び基準クロック C k 2 を受信し、これらを比較器 1 4 - 1 で比較し、比較結果をラッチ t 1 に復調する。必要によってはこれらを N R Z の信号に変換する。 図2は図1の送信回路装置1の回路図である。本実施例では、送信回路装置1が単一のLSIチップで構成されている。LSIチップは内部回路20及び内部回路20の出力であるNRZ符号のデータDt1を入力とする送信回路9をもつ。また、LSIチップ1には直流電源Vdd、Vss及び正弦波クロックVddq、矩形波のパルス波形のクロックCktが供給される。

内部回路20にはクロックCkt及び直流電源Vdd、Vssが加えられる。クロックCktは回路動作のタイミングを決定するものであるため、正弦波状のクロックCktを用いてもタイミングの決定ができれば足りるが、クロックの立上りエッジ及び立ち下がりエッジの両エッジでタイミングを規定する場合には、パルス状のクロックを用いたほうが効率的となる。

内部回路 2 0 で処理されたデータ D t 1 はクロック C k t に同期したNR Z 符号である。

送信回路 9 には n M O S トランジスタ (M n 1 、 M n 2 、 M n 3) と p M O S トランジスタ (M p 1 、 M p 2 、 M 3) を並列に接続したアナログスイッチ 2 1 、 2 2 、 2 3 が設けられている。アナログスイッチは図1 の抵抗 1 0 、 1 1 として機能し、データ D t 1 を同期振幅変調したデータ D 1 に変調する。更に詳しく説明すると、アナログスイッチ 2 1 は、基準クロック C

k 1を得るもので、クロックVddqをそのソース
(ドレイン)端子に受け、基準クロックCklをトラン
端子のカするnMOSトランカタMplとにの
ジスタMnlとpMOSトランシスタMnlにが
ンスタがカーとのがから出がいる。nMOSトランシスタMnlにが
のった。のがからいるので、クロックでは
でいるのがからいる。
でいるのがからいるのでで、クロックでは
ないまする。
でいるのがからいるのでで、クロックでは
ないまする。
ないまする。
を得るもので、クロックでは
ないまずりに
ないまする。
ないまずりに
ないまする。

必ずしも、基準クロックCklをクロックVddq に対して小さい振幅ととする必要はないが、同期振幅 変調された変調データDlの形成及び両信号の比較を 考慮すると、クロックVddqから振幅の小さい基準 クロックCklを形成するのが簡便である。

アナログスイッチ 2 2、 2 3 は、 E X N O R 回路 2 4 と共に、内部回路 2 0 の出力信号 D t 1 を同期振幅変調された変調データ信号 D 1 に変換する。 E X N O R 回路 2 4 にはパルス波のクロック C k t と内部回路 2 0 の出力信号 D t 1 とが入力され、信号クロック C k t と D t の排他論理和の否定出力 G 2 を出す。また、アナログスイッチ 2 2、 2 3 はアナログスイッチ 2 1

と同様にnMOSトランジスタ(Mn2,3)とpMOSトランジスタ(Mp2,3)とが並列に接続され、各トランジスタのソース(ドレイン)電極にはクロック Vddqが入力され、各トランジスタのドレイン (ソース)電極から同期振幅変調されたデータ D1を出力が加えられ、トランジスタMn2のゲート電極にはEXNOR回路24の出力をインパータIV1より反転された信号が印加され、トランジスタMn3のゲート電極には固定電位の接地電圧Vssが印加される。

なお、アナログスイッチ 2 1、 2 2、 2 3 を構成する M O S トランジスタ (M n 1 ··· M n 3、 M p 1 ··· M p 3) は、外部の L S I との間での製造パラツキが影響する送信回路の一部であるため、内部回路 2 0 に用いる M O S トランジスタに比べてそのゲート長を長くすることによって、特性のパラツキの影響を少なくすることができる。

図3(a)及び(b)は、それぞれ上記クロックCkt及びVddqを発生するクロック発生装置の構成を示すブロック図及びその動作説明のための波形図である。

上記クロックCkt及びVddaを発生する装置は

送信回路装置1のLSIと共に同じポード30上に実装される。上記クロックCktを発生する装置は大水晶発振器31で構成され、クロックVddgを発生ルタ32の出力をローパスフィルタ32の出力をクックスフィルタ32のカットでは、カーパスフィルタ32のカックスフィルタ32の方の方になり、回波をクロックCktの位相と略同期した正弦波のクロックddgが得られる。

図4は本発明による受信回路装置の一実施例の回路図である。

本実施例は、単一の L S I チップで構成され、差動増幅器 4 1 とラッチ 4 2 - 1、 4 2 - 2 をもつ受信回路 1 3 と、受信回路 1 3 の出力 D r 2 を処理する内部回路 4 3 ともつ。

差動増幅器41は、受信した基準クロックCk2と同期振幅変調されたデータ信号D2との電位差を検出して後段のラッチ回路42-1と42-2に供給する。本実施例では、差動増幅器41は、正弦波の基準クロックCk2をそのゲート電極に受けるnMOSトランジスタMn4とデータ信号D2をそのゲート電極に受けるnMOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジスタMn4、5と接続される負荷MOSトランジス

タMp4、5と、nMOSトランジスタMn4、5のソース電極に共通に接続されたnMOSトランジスタMn6とにより構成されている。さらに、差動増幅器41は、電源電圧Vddと固定電位Vssとの間に接続され、トランジスタMn5のドレイン電極から、基準クロックCk2とデータ信号D2との電位差に対応した出力信号を出力する。

また、ラッチ回路 4 2 - 1 、 4 2 - 2 は、 n M O S トランジスタ (Mn7からMn12)及びpMOSト ランジスタ(Mp7からMp12)により構成された CMOSトランスファゲート回路とインバータ回路 (IV4…IV6) により構成されている。また、ト ランジスタMp7、Mn8、Mn9、Mn10、Mp 11、Mp12のゲート電極には、基準クロック C k 2の信号を増幅・整形する増幅回路44と遅延回路4 5を介して供給している。トランジスタMn7、Mp 8、Mp9、Mp10、Mn11、Mn12のゲート 電極には、遅延回路45の出力をインパータIV7で 反転した信号が供給される。また、差動増幅回路41 の出力信号DmはトランジスタMn7、Mp7、Mn 10、Mp10のソース・ドレイン電極に供給に供給 され、トランジスタMp9、Mn9、Mp12、Mn 12のソース・ドレイン電極からNRZ符号に復調さ れたデータDr2が内部回路43に供給されている。

図5は、上記実施例1の送信回路及び受信回路の動作説明のための波形図である。説明には図1及び図2及び図4で用いた参照符号を用いる。

まず、送信回路の動作の説明を行う。正弦波クロック V d d q は固定電圧 V t t を中心に振動している振りの基準クロロスタの正弦波である。送信回路 9 の基準クロロスクロステンク V d d q d x が印かったは、アナログスインの B E E V d d q Q が印かまれる。トランジスタ M n V s を E E V d d q Q なびにがままた。 6 c x が スクロックとは、アナログスインと信端の表準クロックには、C k 2 が現われるが、C k 2 が現われるが、C k 2 が現われるが、C k 2 が現われるが、C k 2 が現れるが、C k 2 が には、C k 2 が になる。

 $Vck = Vpa \cdot (Rtt/2)/(R1+Rtt/2)$

データ端子7には常にオン状態にあるアナログスイッチ23と、それに並列に接続され、ゲートに信号が加わっているアナログスイッチ22を通して正弦波クロックVddgが供給される。従って、データ送信端子5、6には正弦波が現われるが、その振幅はアナログスイッチ22がオフであるかオンであるかによって次のように変化する。アナログスイッチ22がオフであるときの振幅Voffはアナログスイッチ23のオン抵抗R3で決まる。

 $Voff = Vpa \cdot (Rtt/2)/(R3+Rtt/2)$

アナログスイッチ 2 2 がオンであるときの振幅 V o n はアナログスイッチ 2 2 のオン抵抗 R 2 と、 R 3 の並列接続の抵抗値 R 2 3 で決まる。

 $Von = Vpa \cdot (Rtt/2)/(R23+Rtt/2)$

ただし、R23=R2・R3/(R2+R3)
ここで、Von>Vck>Voffを満たすために、
アナログスイッチのオン抵抗をR3>R1>R23と
設定する。以上で、アナログスイッチ22のオン/オフにより、データD1の正弦波の振幅を、クロックCk1より大きく又は小さくすることができる。

次に、アナログスイッチ22の制御について述べる。

すためには、データD1の振幅はそれぞれ前述の状態 と逆にVoff、Vonとする。

上記制御を行うために、EXNOR回路24を用い る。

回路

24は、

2入力

Ckt

及び

Dtl

が

一致

した ときに"1"を出力し、異なるときに"0"を出力す る。クロックCktとデータDtlのEXNORをス イッチ 2 2 のゲートG 2 に加える。スイッチ 2 2 の n MOSのゲートはG2に直接接続され、pMOSのゲ ートはインパータIV1を介してG2に接続されてい るため、スイッチ22はG2が"1"でオンし、"0" でオフする。従って、クロックCktが"1"のとき イッチ22がオン、"O"でオフになる。クロックC k t m "0" o e e c t d G 2 = D t l e c v (D t l)は D t 1 の否定信号を表す)、データ D t 1 が "1" でスイッチ22がオフ、"0"でオンになる。従って、 上述した振幅制御が実現される。この様に、EXNO R回路24と可変抵抗として働くスイッチ22, 23 とを用いることにより、NRZ符号を電位差に割り当 てて同期振幅変調した信号として出力することができ る。電位差の大小関係にディジタル信号を割り当てる ことにより、受信側では従来知られている簡易な差動 増幅回路等で上記同期振幅変調した信号を復調するこ とができる。

受信回路2では差動増幅器41で受信した基準クロ ックCk2 (クロックCk1と同じ)とデータD2 (データD1と同じ)を比較、増幅し、トランジスタ Mn4及びMn5に供給される電位差に対応した出力 信号Dmを出力する。この出力信号Dmは、図5に示 すような矩形状のNRZ符号となる。図5に示すよう に、同期振幅変調波とNRZ符号の対応の定義(割り 当て方)より、出力信号DmはNRZ符号へと復調さ れる。この復調された信号をラッチするための受信用 クロックCkrは基準クロックCk2を増幅回路44 により増幅し、遅延回路45により遅延させた信号で ある。基準クロックCk2は増幅回路44により増幅 されると共に整形され、図5のクロックCkェに示す ような矩形状のパルス波とされる。このようにラッチ 回路42のタイミングを決定する受信用クロックCk rを正弦波を整形した矩形状の信号を用いることによ りラッチ回路42のタイミングを正確に決定できる。 また、受信用クロックCkrは遅延回路45により、 後段のラッチ回路のラッチタイミングを形成するため、 出力信号Dmに対して90度(1/4周期)位相のず れた信号とされる。受信用クロックCkrを用いて、 出力信号Dmをラッチ42-1、42-2でラッチし、 復嗣された信号Dr2として出力する。ラッチ回路4 2-1は、インパータ回路IV3、IV4及びトラン

ジスタMn8、Mp8で構成される正帰還経路によっ て出力信号Dmをラッチする。同様にラッチ回路42 - 2 は、インパータ回路IV5、IV6及びトランジ スタMnll、Mpllで構成される正帰還回路によ って出力信号Dmをラッチする。本実施例においては、 各ラッチ回路を初段のスイッチ(Mn7、Mp7、M n 1 0、Mp 1 0)、正帰還のスイッチ (Mn 8、M p 8、M n l l、M p l l) 及び出力段のスイッチ (Mn9、Mp9、Mn12、Mp12)により構成 し、各タイミングでラッチ回路42-1とラッチ回路 42-2とではそれぞれの段のスイッチが交互に動作 するように構成されている。上述の構成により、ラッ チ 回路 4 2 - 1 及び 4 2 - 2 が ラ ッ チ 動 作 と 出 力 動 作 を交互に行えるよう構成し高速な動作を行う。なお、 復嗣出力倡号Dr2は、LSI40の内部回路43に 供給され、内部回路43において所定の処理が行われ る。内部回路43には電源電圧Vdd及び接地電位V s s が加えられると共に、図示しないパルスクロック 信号Cktが供給され内部回路43の動作タイミング を決定している。

また、アナログスイッチを構成するMOSトランジスタ(Mn4-Mn6、Mp4、Mp5)は、外部の LSIとの間での製造ばらつきが影響する受信回路の 一部であるため、内部回路40に用いるMOSトラン ジスタに比べてそのゲート長を長くすることによって、 特性ばらつきの影響を受けにくくすることができる。

図7は図6の信号伝送装置のモデルによるシミュレーション波形を示す。シミュレーション条件は従来例図19と同様である。送信端子62及び63でそれぞれ基準クロックCk9と変調データD9が得られる。受信基準クロックCk10、受信変調データD10には乱れがなく、クロックCk10においても、波形には乱れがなく、クロックCk10とデータD10との電圧の大小関係は保たれている。受信データDr10の波形Dr10では送信データが正しく復調されていることがわかる。

図9は図8の伝送装置モデルによる信号のシミュレーション波形を示す。シミュレーション条件は従来例図20と同様である。図において、Ckll、Ckl 2、Ckl5、Ckl8及びDll、Dl2、Dl5、 Dl8はそれぞれ回路装置81、82-1、82-4、 82-7の基準クロック及び変調データのシミュレーション波形を示す。各受信端で、伝送波形には乱れがなく、クロックとデータの電圧の大小関係は保たれている。受信回路装置の復調データも送信データどうりに復調されている。

上記 実施例 1 によれば以下のような効果を得ること ができる。

第一に、正弦波又はそれに近い波形によりデータの 伝送を行うため、受信波形の乱れが少ない。正弦波は 位相をずらして加えても正弦波のままであるので、伝 送線路の分岐や寄生素子等で多重反射が起きても、波 形に乱れが生じない。同期振幅変調した信号は振幅が 時間と共に変化し、完全な正弦波でないために若干の 高調波を含んでいるが、パルス波に比較するとその割 合は小さい。従来例で述べたように、受信波形の乱れ は基本波と高調波との反射あるいは位相のずれの受け 方の違いで起きるから、同期振幅変調波は、パルス波 に比較して波形の乱れは小さくなる。また、基準クロ ックと変調データの電圧差でデータ情報"1"と"0" を表しているため、伝送線路上で多重反射が起きても 基準クロックと変調データの伝送線路を同じ条件にし ておけば、基準クロックと変調データは同じように反 射を受け、電圧差は保存されたまま伝送されるため、 正確なデータ伝送ができる。

第二に、単位時間あたりの電流変化が小さい。これはパルス波に対して高調はが少なく、電圧の変化が緩やかなためである。従って、外部負荷を駆動するための電流変化も少なくなり、電源端子のインダクタンスで生じる電流変化によるノイズが低減される。

第三に、受信回路で、基準クロックとデータの同期 をとるのが容易である。すなわち、本実施例では、送 信回路で、正弦波Vddaを分割することにより基準クロックCk1とデータD1を発生しているから位相が一致する。

く実施例2>

図10(a)及び(b)は、それぞれ本発明による送信回路装置の他の実施例の回路図及び回路の動作説明のための真理値表を示す。本実施例は、データを同期振幅変調信号で送る送信回路とNRZ符号で送る送信回路とを設け、必要に応じて両回路を切り替えて使用するように構成されている。例えば、高速のデータ

伝送が必要な場合は、伝送線路を終端し、同期振幅変調信号を送信し、伝送波形の乱れを抑制することにより信頼性を向上し、低速のデータ伝送で十分な場合には、伝送線路の終端を行わずにNRZ符号の送信を行い、終端抵抗で消費されていた電力を削減することができる。

図10(a)において、送信回路装置のLSIチップ100は、電源電圧Vdd及び接地電位Vssを受けNRZ符号で動作する内部回路101の他に、送信回路102を有し、さらに、送信回路102はアナログスイッチ21、22、23及び同期振幅変調とNRZ符号との切替制御回路103をもつ。アナログスイッチ等図2の回路と同一構成部分については同一番号を付け、詳細な説明を省く。

各アナログスイッチ 2 1、 2 2、 2 3 を構成するトランジスタM n 2 1、 M p 2 1、 M n 2 2、 M p 2 2、 M n 2 2、 M p 2 2、 M n 2 3、 M p 2 3のソース(ドレイン)電極には正弦波クロック V d d q が共通に供給されると共にアナログスイッチ 2 1 からは正弦波の基準クロック C k 2 1 が供給され、アナログスイッチ 2 2、 2 3 からは同期振幅変調された変調データ信号又は N R Z 符号による出力信号D 2 1 が選択的に出力される。

切替制御回路 1 0 3 は、L S I 1 0 0 外部からパルスクロック C k t と内部回路 1 0 1 の出力であるデー

タ D t 2 1 を受ける論理ゲートE X N O R 2 と、制御信号 A m e 、 D o e 1 を受ける A N D 回路 A N D 1 と、データ信号 D t 2 1 と制御信号 A m e を受ける O R 回路 O R と、回路 A N D 1 及び E X N O R 2 の出力信号を受ける A N D 回路 A N D 2 と、制御信号 D o e 1 及び O R 回路の出力信号を受ける A N D 回路 A N D 3 、制御信号 D o e 1 の反転信号と O R 回路の出力を受ける N O R 回路 N O R 1 とから構成される。

さらに、AND回路AND1の出力信号G21はトランジスタMn21のゲート電極に供給される。シジ号はトランジスタMp21に供給される。シジ号はトランジスタMp21に供給される。シジ号はトランジスタMp22のゲート電極に供給はトラムをはよってはようではないのが一ト電極に接続されている。

切替制御回路 1 0 3 は、制御信号 D o e 1 と制御信号 A m e 信号で動作モードの切換えを行なう。図 1 0 (b)に示した真理値表に基づき切替制御回路 1 0 3

の動作を説明する。

初めに、出力イネーブル信号 Doe 1 が " O (ローレベル) " の場合は、ゲート出力信号 G 2 1 、 … 2 4 の全てが " O " になり、アナログスイッチ 2 1 … 2 3、n M O トランジスタ M n 2 4 がオフするため、基準クロック C k 2 1、送信データ D 2 1 ともに高インピーダンスになる。

出力イネーブル信号Doelが"1(ハイレンベル)"の場合は信号Ameにより、信号Ameが"1"のときには明月のときは常い、データG21は"1"になり、フェックCktが開け、アチンはは、スカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カカリカでは、カウロックでは、カウロックでは、カウロックでは、カウロックでは、カウロックでは、カウロックでは、カウロックでは、カウロックでは、カウロックでは、カウロカカの関連を関する。同期にある。同期にある。同期にある。同期にある。同期にある。同期にある。同期にある。同期にある。同期によりには、カウン抵抗が設定されている。

次に、信号Ameが"0"のときには、信号G21、 22が"0"となり、アナログスイッチ21、22が オフにはデータのt 2 1 が伝わる。信号 C 2 1 が伝わる。従たわる。従たわる。従たわる。従たわる。従たなりして、、N Q Q D t でなりして、、N Q Q D t ではなりして、なりしてなりしていないのではなりにはがかった。では、M C C k 2 1 はではありないがいる。 図 T C Y で のののののでは、M C C k 2 可能には、M C C k 2 可能によってである。 R Z イイン C k 2 可能によってである。 R Z イイン C k 2 可能によいるのははかっているのは、のはのはない。 には接続しない。

本実施例の制御信号Ameは、送信回路102の活性・非活性を制御するイネーグル信号でありた場合にはするとにができるのほかにのはかれてできるのほかができるのほかができるのほかができるのほうとができるのはいからも形成することを損害をしているのはいいのの外部をできまた。またの切り替えを行うよう構成される他、プリントをを使ります。

基板等への実装に先立ち予めモードが決められ制御信号Ameとして一定電位が印加されるよう構成すこともできる。

なお、上記アナログスイッチを構成するMOSトランジスタMn21-Mn23、Mp21-Mp23及びMn24は、外部のLSIとの関係で素子特性のばらつきが影響するため、内部回路101に用いられるMONトランジスタに比べゲート長を大きくすることにより、素子ばらつきの影響を受けにくく信頼性の高い出力回路を構成することができる。

<実施例3>

図12は本発明による信号処理装置の実施例の構成を示すプロック図である。本実施例は信号処理装置であるコンピュータの中のパスの信号伝送に本発明の送、受信回路装置を適用したものである。

コンピュータ 1 2 0 は、ポード上にマイクロプロセッサ (MPU) 1 2 1、プロセッサ 1 2 1 で用いるデータ等を一次的に記憶する S R A M (スタテイック・ランダム・アクセス・メモリ) 1 2 2、データを記憶する主メモリの役割を担う D R A M (ダイナミック・ランダム・アクセス・メモリ) 1 2 3、外部記憶装置であるデイスク 1 2 4、デイスプレイ 1 2 5 等が接続されている。上述した各構成要素すなわち回路装置は、それぞれ、パス 1 2 6、メモリバス 1 2 7、 1 / 0 バス 1 2 8で接続されている。

プロセッサ121とキャッシュ122間では高速のデータ伝送を行うが、キャッシュ122は少数のSRAMで構成するため、データ伝送の形態として直接とセッサ121とSRAM122をバス126で直接接続した1対1伝送になる場合が多い。従って、高速をデータ伝送時においても伝送波形の乱れはバスに比送を用いる事ができる。しかしながら、プロセッサ121とSRAM122の間は高速なデータの伝送が要求さ

れるため、本発明によるセータ伝送を用いる。本発明によるで開いた場合には、図電電が を開いた場合には消費電力の観点を発明による時間できる。 が流光を採用せずできる。また、ののは、 がは、がないまた、がのののでは、できる。 がは、がいるには、できる。また、がののでは、 がいるには、がいるには、ののでは、 がいるには、がらいできる。またののでは、 がいるには、がいため、 がいるには、 がいる。 がいるには、 がいるに、 がいる、 がいる。 がいる、 がいる。 がいる、 がいる。 がいる、 がいる。 がいる、 がいる、 がいる、 がいる、 がいる、 がいる、 がいる。 がいる、 がいる、 がいる、 がいる、 がいる、 がいる、 がいる、 がいる。 がいる、 がいる。 がいる、 がいる。 がいる、 がいる、 がいる、 がいる、 がいる。 がいる、 がいる。 がいる。

一方、キャッシュ1 2 2 とメインメモリ1 2 3 間のデータ伝送については、メインメモリを多数のDRAMで構成するために、メモリパス1 2 7 を介したパス伝送になる。また、キャッシュ1 2 2 とメインメモリ1 2 3 間では高速データ伝送が要求されるため、本発明のデータ伝送方法を行い、データ伝送の信頼性を高める。

メモリバス 1 2 7 は、パスアダプタ 1 2 9 を介して I / O パス 1 2 8 に接続されるが、 I / O パス 1 2 8 上のデバイス(ディスク 1 2 4、ディスプレイ 1 2 5、等)は比較的低速動作であるため、通常の N R Z 符号によるデータ伝送を用いる。なお、 図 1 2 に記載されたコンピュータシステムの一部は図 2 0 に示した実装基板(マーザーボード)により構成することができる。

この場合には、図20のパス207が図12に示したメモリパス127に対応する。

<実施例4>

図13は本発明による信号処理装置の他の実施例の 構成を示すプロック図である。本実施例は信号処理装置であるコンピュータの中のパスに伝送速度の異なるなる複数系統のデータを周波数多重化して伝送し、その伝送に本発明の同期振幅変調を適用したものである。

図に示す用にコンピュータは、プロセッサ131、メインメモリ制御部132、ディスク装置133、表示装置134及びこれらの回路装置間でデータの伝送を行うパス135とで構成されている。各回路装置の入出力部には本発明による同期振幅変調及び復調を行う送信回路及び受信回路が設けられている。

プロセッサ 1 3 1 の内部回路である主制御部 1 3 1 - 1 は、処理速度の異なることなる複数(図では 3)系統のパルスデータの入出力を行う。送受信回路 1 3 1 - 2 は、上記 3 系統の出力データをそれぞれ同期 5 1 - 3 と、パス 1 3 5 に出力する変調の異なる 3 つの変調データを受信し、分離し、ディジタル 3 1 - 4 をもつ。 1 3 1 - 4 をもつ。 1 3 1 - 2 はいずれも同期振幅変調器、 1 3 1 - 4 、 1 3 1 - 6、 1 3 1 - 6、 1 3 1 - 6、 1 3 1 - 7

ィルタ、131-6は復号器である。

メモリ制御部 1 3 2 は、内部回路であるメインメモリ 1 3 2 - 1 と送受信回路 1 3 2 - 2 を持つ。送受信回路 1 3 2 - 2 を持つ。送受信回路 1 3 2 - 2 をそれぞれ同期振幅変調してバス 1 3 5 に出力する変調器部 1 3 2 - a とドライバ 1 3 2 - 7 の変調部と、受信変調データを受信し、ディジタルデータに変換するバンドパスフィルタ 1 3 2 - 6 の復調部をもつ。

ディスク装置 1 3 3 は、内部回路であるディスクコントローラ 1 3 3 - 1 と送受信回路 1 3 3 - 2 を持つ。送受信回路 1 3 3 - 2 を持つ。送受信回路 1 3 3 - 2 は、1 統の出力データをそれぞれ同期振幅変調してパス 1 3 5 に出力する変調器部 1 3 3 - b とドライバ 1 3 3 - 7 の変調部と、受信変調データを受信し、ディジタルデータに変換するバンドパスフィルタ 1 3 3 - 6 の復調部をもつ。

表示装置134は、その入出力回路として送受信回路134-2を持つ。送受信回路134-2は、1統の出力データをそれぞれ同期振幅変調してパス135に出力する変調器部134-bとドライバ134-7の変調部と、受信変調データを受信し、データに変換するパンドパスフィルタ134-f及びデコーダ134-6の復調部をもつ。

伝送線路135は並列線路で、基準クロックの伝送線路とデータ伝送線路をもつ。なお、図示されていないが、各回路装置131、…134には基準クロック発生回路が設けられている。

図14(a)は、図13の信号処理装置の3系統の伝送速度のデータ伝送に使用される基準クロックの正弦波を示す。各回路装置の動作速度の遅い順をディスク装置(FD)133、表示制御装置(DCR)134、メインメモリ(MM)132の順とし、基準クロックの周波数を割り当ている。図(b)は、ディスク装置(FD)133に20MHz~30MHzを表示制御装置(DCR)134に50MHz~100MHz程度を、、メインメモリ(MM)132に150MHz~300MHz

図15は上記パンドパスフィルタの構成を示す回路図である。パンドパスフィルタはローパスフィルタ150Hを組み合わせて構成される。ローパスフィルタ150Lとハイパスフィルタ150Hは、それぞれ2つのコンデンサ(C, Cl, C2)151a~151cと、2つの抵抗素子(R、R1、R2)152a~152c及びオペアンプ(OP)153a~153bで構成されている。

ローパスフィルタ150Lでは、入力端子154a

から直列に接続された 2 つの抵抗 1 5 2 a、オペアンプ 1 5 3 aに受信データ信号が入力され、出力端子 0 (OUT) 1 5 5 a から、オペアンプ 1 5 3 a の入力に負帰還される。また、コンデンサ 1 5 1 a を介して 2 つの抵抗 1 5 2 a の中間にも接続されている。

このローパスフィルタ140Lのカットオフ周波数f。は、

$$f_0 = \frac{1}{2 \pi \sqrt{C \cdot 1 \cdot C \cdot 2 \cdot R}}$$

となる。また、Q値Qは、

$$Q = \frac{1}{2} \sqrt{\frac{C \ 1}{C \ 2}}$$

となる。

また、ハイパスフィルタ 1 5 0 Hでは、入力端子 1 5 4 b から、直列に接続された 2 つの等 しいコンデンサ 1 5 1 c を介して、オペアンプ 1 5 3 b に信号が入力され、一部は出力端子 1 5 5 b から、オペアンプ 1 5 3 b の入力に負帰還される。また、抵抗 1 5 2 b を介して 2 つのコンデンサ 1 5 1 c 中間にも接続されるする。

ハイパスフィルタ 1 5 0 H のカットオフ 周波数 f 。 は、

$$f_{0} = \frac{1}{2 \pi \sqrt{C \cdot 1 \cdot C \cdot 2 \cdot R}}$$

となる。また、Q値Qは、

$$Q = \frac{1}{2} \sqrt{\frac{R \ 1}{R \ 2}}$$

となる。

このように、ローパスフィルタ 1 5 0 L 及びハイパスフィルタ 1 5 0 H のカットオフ周波数は、コンデンサ 1 5 1 a ~ 1 5 1 c や抵抗 1 5 2 a ~ 1 5 2 c の値によって設定できる。

回路 1 3 1 - 3 の復調部 1 3 1 - 4 のパンドパスフィルタ 1 3 1 - d, f及び c ではこれらを分離し、デコーダ 1 3 1 - 6 によって、NR Z 符号を S 1、 S 2 及び S 3 を復号する。

以上、図13~図16を用いて説明したとは、多重に、本実施例4の信号処理装置(コンを複数の回路装置でより、動作速度の異な転送するので、デスを信号を多重化し、動作速度のので、デスを信号を多重化が、の連れていた。とので、デススのので、デススのので、デススのので、デススのので、デススのので、デススのので、デススのので、デススのので、デススのので、アススののので、アススのので、アススを用いて、アススのので、アススを用いて、アススを用いて、アススを用いて、アススを開発で、アススを開発で、アススを開発で、アススを開発で、アススを開発を表して、アススを開発を表して、アススを開発を表して、アススを開発を表して、アススを開発を表して、アススを開発を表して、アススを開発を表して、アススを開発を表して、アススを開発を表して、アススを表して、アスなるので、アスを表して、アスなるので、アスなりで、アスなるので、アスなるのでは、アスなるので、アスなるので、アスなるのではなる

また、単一の一系統のパス135のみで良く、動作速度毎に専用のパスを備える従来の技術と比較して、実装面積を小さくでき、携帯用信号処理装置への適用も容易となる。

以上、本発明の実施例について説明したが、本発明は上記実施例に限定されるものではなく、その要旨を

逸脱しない範囲において種々変更可能である。実施例では、基準クロックの半サイクル毎に1ビットのデータを伝送する例について説明したが、1サイクル毎に1ビットのデータを伝送するようにしてもよい。

更に、図13に示す複数系統のデータを多重化して 伝送する場合、3系統の例について説明したが、この 数を限定するものではない。

請求の範囲

- 2. 上記基準クロック信を上記データ信号と同一の位相、同一の周期をもつ正弦波状の波形とし、上記変調データ信号を正弦波状の信号の振幅を上記ディジタルデータ信号の2値のデジタルデータ信号で制御した信号とすることを特徴とする請求項1記載のデータ伝送方法。
- 3. 上記 2 値のデジタルデータ信号が伝送速度が異なる複数系統のデータであり、上記送信部で変調された複数の変調信号を周波数多重化して上記伝送線路に送出することを特徴とする請求項 2 に記載のデータ伝送方法。

- 5・上記基準クロック信号が正弦波状の波形をもつ信号で、上記変調データ信号が正弦波状の波形の振幅を2値のデジタルデータ信号の情報によって可変した信号であることを特徴とする請求項3記載の送信回路装置。
- 6 ・上記信号源はデータ信号を処理する内部回路であって、上記内部回路、上記基準クロック信号発生回路及び上記同期振幅変調回路が同一LSIチップに形成されたことを特徴とする請求項 5 に記載の送信回路装置。
- 7・上記基準クロック信号発生回路は上記LSIチップの外部から加えられる第1の外部クロック信号に基づいて上記基準クロック信号を発生するため上記第1の外部クロック信号の振幅を低減する分圧抵抗素子で構成され、上記同期振幅変調回路は上記デジタルデータ信号の情報に応じて上記第1の外部クロック信号の

振幅の変化させる回路で構成されたことを特徴とする 請求6に記載の送信回路装置。

8. 上記送信回路が、更に、上記2値のデジタルデータ信号をパルス信号として上記伝送線路に出力する第1の出力回路と、上記同期振幅変調回路又は上記第1の回路の一方を選択的に駆動する切替制御回路をもつことを特徴とする請求項5ないし7のいずれかに記載の送信回路装置。

9. 上記2値のデジタルデータ信号は伝送速度の異なる複数のデータ系列を含み、上記同期振幅変調回路及び上記基準クロック信号発生回路が上記複数のデータ系列に対応してそれぞれ複数個設けられ、更に複数の上記同期振幅変調回路の出力を多重化する回路が付加されたことを特徴とする請求項5ないし7のいずれかに記載の送信回路装置。

10.基準クロック信号及び上記基準クロック信号と同期し、2値のディジタルデータ信号の情報を上記調響クロック信号の振幅に対する大小な行うの振幅で表さいから信号を受信する場子と、上記基準クロック信号を明テータにを検出回路を検出回路を検出回路をもつことを特徴とする受信回路装置。

- 1 1 · 上記検出回路が上記基準クロック信号及び上記変調データ信号を入力とする差動増幅器で構成され、上記変換回路がラッチ回路で構成されたことを特徴とする請求項10に記載の受信回路装置。
- 12. 上記検出回路の入力側に上記基準クロック信号及び上記変調データ信号の周波数成分を通過させるフィルタを設けたことを特徴とする請求項10又は11に記載の受信回路装置。
- 1 3 · 上記受信回路と、上記受信回路の出力を処理する内部回路とが単一のLSIチップで構成されたことを特徴とする請求項10又は11に記載の受信回路装置。
- 1 4 · 2 値のディジタルデータ信号を出力する第1の内部回路と上記2値のディジタルデータ信号を伝送に適した信号に変換する送信回路回路をもつ送信回路装置と、上記送信回路装置と上記受信回路装置とを接続する伝送線路とをもつ送受信装置において、

上記伝送線路が第1及び第2の伝送線路を持ち、上記送信回路が上記2値のディジタルデータ信号を変調し上記第1の伝送線路に出力する変調回路と、上記ディジタルデータ信号に同期し、かつ所定の振幅を有する基準クロック信号を上記第2の伝送線路に送出する基準クロック発生回路とを有し、上記変調回路が上記

デジタルデータ信号を上記基準クロック信号に対する 振幅の大小にを表す変調データ信号に変換しするよう に構成され、

上記受信回路装置は、上記第1の伝送線路及び上記第2の伝送線路に接続された受信回路と、上記受信回路の出力信号を受ける第2の内部回路とをもち、上記受信回路が上記変調データ信号を上記基準クロック信号に対する振幅の大小にに対応した2値のディジタルデータ信号に変換するように構成されたことを特徴とする送受信装置。

15.上記信号送受信装置は、さらに、正弦波状の波形をもつ第1の外部クロック信号を発生する外部クロック発生回路と、上記外部クロック発生回路と上記送信回路装置とを接続し外部クロック信号を上記送信回路装置に供給する第3の伝送線路とを有し、

上記基準クロック発生回路が上記第1の外部クロック信号を分圧して上記基準クロック信号を発生するよう構成され、

上記変調回路が上記第1の外部クロック信号の振幅を上記2値のディジタルデータ信号の情報により変化させることにより上記ディジタルデータ信号を変調するよう構成されたことを特徴とする請求項14に記載の送受信装置。

16.上記送受信装置はさらに、第4の伝送路を有し、

上記外部クロック発生回路は、所定周波数で発振する発振回路と、上記発振回路の発振出力をフィルタ回路とを有し、上記発振回路の内部回路と、上記第4の伝送路を介して上記第1の内路の出力は、上記変調回路に供給され、上記記準クロックをは、上記第3の伝送路を介して上記基準クロックをは、上記第3の伝送路を介して上記基準クロックを開回路に供給されるよう構成されたことを特徴とする請求項15に記載の送受信装置。

18.上記変調回路が上記ディジタルデータ信号を上記基準クロック信号に対する電圧の大小に変換して出力するよう構成され、上記受信回路が上記基準クロッ

ク信号と上記送信回路の出力信号との電圧を比較する 差動増幅回路を有することを特徴とする請求項 1 4 ないし請求項 1 7 のいずれかに記載の送受信装置。

19.マイクロプロセッサと、上記マイクロプロセッサの処理に用いるデータを記憶する第1の記憶装置と、上記第1の記憶装置と第1及び第2の伝送線路を介し接続され、上記第1の記憶装置に転送するデータを記憶する第2の記憶装置とをもつ信号処理装置において、

上記第1の記憶装置は、上記第2の伝送線路を介してデータを出力する送信回路を有し、

上記送信回路は、外部から供給される外部クロック信号に基づき所定の振幅を有する基準クロック信号を上記第2の伝送線路に出力するように構成され、上記外部クロック信号の振幅を変化させデータとして上記上記第2の伝送線路路に出力するよう構成されたことを特徴とする信号処理装置。

20.上記第1の記憶装置はスタティックランダムアクセスメモリで構成され、上記第2の記憶装置はダイナミックランダムアクセスメモリで構成されたことを特徴とする請求項20に記載の信号処理装置。

2 1 . 上記マイクロプロセッサと上記第 1 の記憶装置とは第 3 の伝送線路を介して接続され、上記第 1 の記憶装置は、上記第 3 の伝送線路を介して記憶されたディジタルデータ信号を伝送するよう構成され、

上記ディジタルデータ信号は直流レベルに対する電性 に対応した信号とは加力されること 理要 との はいまり 2 0 記憶 に との 理 装置 2 2 2 2 2 2 2 2 2 2 2 2 2 2 3 3 4 の 伝 を 存 から 供 給 され の 記憶 と 記憶 年 の 記憶 を 所 定の 振 を 有 ク ロ の 振 を 有 ク ロ の 振 を 育 ク ロ の 振 を 育 ク ロ の 振 を 育 ク ロ の 振 を 育 ク ロ の 振 を 育 ク ロ の 振 を 市 ク ロ の に と い 上記 第 1 の 記憶 を 形 の 記憶 を 形 成 す る よ り 構 成 さ れ 、

上記基準クロック信号は、上記第4の伝送路を介して上記マイクロプロセッサに供給されるよう構成され、上記ディジタルデータ信号は、上記第3の伝送線路を介して上記マイクロプロセッサに供給されるよう構成されたことを特徴とする請求項19又は請求項20に記載の信号処理装置。

23.上記信号処理装置はさらに、所定の周波数を有するクロック信号を形成する発振回路と、上記外部クロック信号をフィルタリングすることにより上記記のロック信号に比べ高周波成分の少ない外部クロック信号を形成するフィルタ回路とを有し、上記第1の記憶装置に供給されるよう構成されたとを特徴とする請求項19又は請求項20に記載の信号


処理装置。

2 4 . 信号処理を行い、異なった伝送速度の複数種のディジタルデータ信号を単一の伝送線路を介して上記パスで接続された複数の信号処理デバイスと上記ディジタルデータ信号の送受を行うマイクロプロセッサをもつ信号処理装置において、

上記マイクロプロセッサは上記複数種のディジタルデータを変調しする変調部と変調したデータを周波数多重化して上記伝送線路に出力する多重化部をもつ第1の送信回路と、上記伝送線路から入力した周波数多重化した複数種のデータを分離する分離部と、へんちょうされた変調データを復調する復調部とをもつ第1の受信回路とをもち、

上記複数の信号処理デバイスのそれぞれは、上記マイクロプロセッサから出力された複数種のデータの中の特定の伝送速度のディジタルデータ信号を分離するフィルタと、上記フィルタの出力からデータ復調する復調部とをもつ第2の受信回路と、上記伝送線路に伝送すべきデータを変調して出力する第2の送信回路とをもつことを特徴とする信号処理装置。

X









図3

(a)














图. 6






3 E






1210



Doe1	Ame	Mode	G21	G22	G23	G24
0	0	HZ	0	0	0	0
0	. 1	HZ	0	0	0	0
1	0	NRZ	0	0	Dt	/Dt
1	1	AM	1	Exnor(Dt, Ckt)	1	0

11/21 13 11



12/21

图 12




图13







図14







15/21

図15














図18







2120








322





INTERNATIONAL SEARCH REPORT

International application No.

			PCT/J	P96/00746	
A. CLA	SSIFICATION OF SUBJECT MATTER				
Int.	Cl6 H04L25/49, H04L12/40,	G06F3/00		•	
According	to International Patent Classification (IPC) or to both	h national classification	and IPC		
	LDS SEARCHED				
Minimum documentation searched (classification system followed by classification symbols)					
Int.	Cl ⁶ H04L25/00, H04L12/40,	G06F3/00			
Documentat	tion searched other than minimum documentation to the	extent that such document	s are included in the	ne fields searched	
	uyo Shinan Koho i Jitsuyo Shinan Koho	1926 - 19 1971 - 19		•	
	ata base consulted during the international search (name				
	·	or uses case and, where p	racutatile, search t	zrms used)	
	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where a		int passages	Relevant to claim No.	
A	JP, 61-245658, A (Hitachi, October 31, 1986 (31. 10.	Ltd.), 86)(Family: r	none)	1 - 24	
A	JP, 5-14279, A (Nippon Tele Corp.), January 22, 1993 (22. 01.		_	1 - 24	
A	JP, 62-180643, A (Hitachi, August 7, 1987 (07. 08. 87	Ltd.),)(Family: nor	ıe)	1 - 24	
Y	JP, 4-160840, A (Terumo Con June 4, 1992 (04. 06. 92) (1	rp.), Family: none)		19 - 23	
Y	JP, 3-37747, A (Hitachi, Le February 19, 1991 (19. 02.	td.), 91)(Family:	none)	19 - 24	
Y	JP, 62-90045, A (Kokusai De Ltd.), April 24, 1987 (24. 04. 87) & FR, 2591833, B		Co.,	24	
	r documents are listed in the continuation of Box C.				
Special categories of cited documents: A" document defining the general state of the art which is not considered to be of particular relevance Take document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention					
E" earlier document but published on or after the international filing date L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other					
	special reason (as specified) "document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with easor an ore other such document, such combination				
	haine abaiem to a more a rilled in the net				
	ate of the actual completion of the international search Date of mailing of the international search report				
June	14, 1996 (14. 06. 96)	June 25,	1996 (25.	06. 96)	
Vame and m	ailing address of the ISA/	Authorized officer			
Japan	ese Patent Office				
acsimile No	5.	Telephone No.		1	

Form PCT/ISA/210 (second sheet) (July 1992)

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. Cl H04L25/49, H04L12/40, G06F3/00

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl* H04L25/00, H04L12/40, G06F3/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1996年

日本国公開実用新案公報

1971-1996年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

引用文献の		関連する
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
A	JP, 61-245658, A (株式会社日立製作所),	1-24
	31. 10月. 1986 (31. 10. 86) (ファミリーなし)	
A	JP, 5-14279, A (日本電信電話株式会社),	1-24
1	22. 1月. 1993 (22. 01. 93) (ファミリーなし)	
A	JP, 62-180643, A (株式会社日立製作所),	1-24
	7. 8月. 1987 (07. 08. 87) (ファミリーなし)	
Y	JP, 4-160840, A (テルモ株式会社) ,	19-23
	4. 6月. 1992 (04. 06. 92) (ファミリーなし)	, ,

IX C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」先行文献ではあるが、国際出顧日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に含及する文献
- 「P」国際出願目前で、かつ優先権の主張の基礎となる出顧

- の日の後に公表された文献
- 「T」国際出版日又は優先日後に公表された文献であって て出版と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査報告の発送日 25.06.96

国際調査報告の発送日 25.06.96

国際調査機関の名称及びあて先
日本国特許庁(ISA/JP)
変優番号100
東京都千代田区霞が開三丁目4番3号 電話 号 03-3581-1101 内線 3555

国際調査報告

国際出願番号 PCT/JP96/00746

(続き) .	関連すると認められる文献	関連する
用文献の	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
テゴリー* Y	「P. 3-37747. A(株式会社日立製作所),	19-24
•	19. 2月. 1991 (19. 02. 91) (ファミリーなし)	
	JP, 62-90045, A (国際電信電話株式会社),	2 4
Y	24. 4月. 1987 (24. 04. 87) &FR, 2591833, B	1
:		
		\
	·	
		*
		1